| 注册
首页|期刊导航|计算机工程与科学|基于FPGA的卷积神经网络加速器动态余数处理映射模型

基于FPGA的卷积神经网络加速器动态余数处理映射模型

赵小强 姜晶菲 许金伟 窦勇

计算机工程与科学2021,Vol.43Issue(9):1521-1528,8.
计算机工程与科学2021,Vol.43Issue(9):1521-1528,8.DOI:10.3969/j.issn.1007-130X.2021.09.001

基于FPGA的卷积神经网络加速器动态余数处理映射模型

A dynamic remainder processing mapping model for convolutional neural network accelerator on FPGA

赵小强 1姜晶菲 1许金伟 1窦勇1

作者信息

  • 1. 国防科技大学计算机学院,湖南长沙410073
  • 折叠

摘要

关键词

卷积/矩阵乘法/FPGA/动态余数处理

分类

信息技术与安全科学

引用本文复制引用

赵小强,姜晶菲,许金伟,窦勇..基于FPGA的卷积神经网络加速器动态余数处理映射模型[J].计算机工程与科学,2021,43(9):1521-1528,8.

基金项目

核高基国家重大专项(2018ZX01028101) (2018ZX01028101)

预研项目(31513010602-1) (31513010602-1)

计算机工程与科学

OA北大核心CSCDCSTPCD

1007-130X

访问量0
|
下载量0
段落导航相关论文