电子器件2021，Vol.44Issue(5)：1041-1046,6.DOI:10.3969/j.issn.1005-9490.2021.05.004
低插入损耗的8 GHz～18 GHz CMOS无源延时线设计
Design of 8 GHz-18 GHz CMOS Passive Delay Line with Low Insertion Loss
摘要
关键词
延时电路/无源延时线/二阶全通网络/低插入损耗/群延时分类
信息技术与安全科学引用本文复制引用
张明,徐琴..低插入损耗的8 GHz～18 GHz CMOS无源延时线设计[J].电子器件,2021,44(5):1041-1046,6.基金项目
重庆市教委科学技术研究项目(KJZD-K201902401) （KJZD-K201902401）
