| 注册
首页|期刊导航|计算机工程|基于OpenCL的3DES算法FPGA加速器

基于OpenCL的3DES算法FPGA加速器

吴健凤 郑博文 聂一 柴志雷

计算机工程2021,Vol.47Issue(12):147-155,162,10.
计算机工程2021,Vol.47Issue(12):147-155,162,10.DOI:10.19678/j.issn.1000-3428.0059799

基于OpenCL的3DES算法FPGA加速器

FPGA Accelerator for 3DES Algorithm Based on OpenCL

吴健凤 1郑博文 2聂一 2柴志雷1

作者信息

  • 1. 江南大学 人工智能与计算机学院,江苏 无锡 214122
  • 2. 江南大学 物联网工程学院,江苏 无锡 214122
  • 折叠

摘要

关键词

OpenCL框架/现场可编程门阵列/加解密算法/3DES算法/流水并行结构

分类

信息技术与安全科学

引用本文复制引用

吴健凤,郑博文,聂一,柴志雷..基于OpenCL的3DES算法FPGA加速器[J].计算机工程,2021,47(12):147-155,162,10.

基金项目

国家自然科学基金(61972180) (61972180)

数学工程与先进计算国家重点实验室开放基金(2018A04). (2018A04)

计算机工程

OA北大核心CSCDCSTPCD

1000-3428

访问量3
|
下载量0
段落导航相关论文