华东理工大学学报（自然科学版）2021，Vol.47Issue(6)：706-715,10.DOI:10.14135/j.cnki.1006-3080.20201027003
基于异构FPGA的目标检测硬件加速器架构设计
Architecture Design of Target Detection Hardware Accelerator Based on Heterogeneous FPGA
摘要
关键词
现场可编辑门阵列/目标检测/硬件加速/高层次综合分类
信息技术与安全科学引用本文复制引用
夏琪迪,颜秉勇,周家乐,王慧锋..基于异构FPGA的目标检测硬件加速器架构设计[J].华东理工大学学报（自然科学版）,2021,47(6):706-715,10.基金项目
国家重点研发计划(2018YFC1803306) （2018YFC1803306）
青年科学基金(61906068) （61906068）
