| 注册
首页|期刊导航|电子科技|基于FPGA的SqueezeNet推断加速器设计

基于FPGA的SqueezeNet推断加速器设计

储萍 倪伟

电子科技2022,Vol.35Issue(2):P.20-26,7.
电子科技2022,Vol.35Issue(2):P.20-26,7.

基于FPGA的SqueezeNet推断加速器设计

储萍 1倪伟1

作者信息

  • 1. 合肥工业大学电子科学与应用物理学院,安徽合肥230009
  • 折叠

摘要

关键词

轻量型深度网络/SqueezeNet/处理块/激活函数/提前结束卷积计算/有效索引/无效值/计算周期

分类

信息技术与安全科学

引用本文复制引用

储萍,倪伟..基于FPGA的SqueezeNet推断加速器设计[J].电子科技,2022,35(2):P.20-26,7.

基金项目

安徽高校协同创新项目(PA2019AGXC0127)。 (PA2019AGXC0127)

电子科技

1007-7820

访问量0
|
下载量0
段落导航相关论文