|国家科技期刊平台
| 注册
首页|期刊导航|高技术通讯|分离真伪时钟的处理器FPGA原型性能校准方法

分离真伪时钟的处理器FPGA原型性能校准方法

郑雅文 吴瑞阳 陈天奇 汪文祥 章隆兵 王剑

高技术通讯2022，Vol.32Issue(5)：P.462-470,9.
✕
高技术通讯2022，Vol.32Issue(5)：P.462-470,9.DOI:10.3772/j.issn.1002-0470.2022.05.003

分离真伪时钟的处理器FPGA原型性能校准方法

郑雅文 1吴瑞阳 2陈天奇 2汪文祥 3章隆兵 1王剑1

作者信息

  • 1. 计算机体系结构国家重点实验室(中国科学院计算技术研究所),北京100190 中国科学院计算技术研究所,北京100190 中国科学院大学,北京100049
  • 2. 龙芯中科技术有限公司,北京100190
  • 3. 中国科学院大学,北京100049 龙芯中科技术有限公司,北京100190
  • 折叠

摘要

关键词

硅前验证/现场可编程门阵列(FPGA)原型/内存系统/性能评估/校准方法

分类

信息技术与安全科学

引用本文复制引用

郑雅文,吴瑞阳,陈天奇,汪文祥,章隆兵,王剑..分离真伪时钟的处理器FPGA原型性能校准方法[J].高技术通讯,2022,32(5):P.462-470,9.

基金项目

国家科技重大专项(2019ZX01029101-006)资助项目。 （2019ZX01029101-006）

高技术通讯

OACSTPCD

1002-0470

访问量0
|
下载量0
段落导航相关论文