数据采集与处理2022，Vol.37Issue(4)：P.926-934,9.DOI:10.16337/j.1004-9037.2022.04.020
基于FPGA+SD3.0协议存储速率优化设计
摘要
关键词
现场可编程逻辑门阵列/SD3.0/信号完整性/二级缓存/系统稳定性分类
信息技术与安全科学引用本文复制引用
许璐,刘正军,陈一铭..基于FPGA+SD3.0协议存储速率优化设计[J].数据采集与处理,2022,37(4):P.926-934,9.基金项目
中国测绘科学研究院基本科研业务费(AR1920) （AR1920）
国家重点研发计划(2018YFB0504504) （2018YFB0504504）
国家自然科学基金重点项目(41730107)。 （41730107）
