| 注册
首页|期刊导航|铁路通信信号工程技术|高延迟信道下CAN总线控制器芯片的优化设计

高延迟信道下CAN总线控制器芯片的优化设计

靳旭

铁路通信信号工程技术2022,Vol.19Issue(9):16-20,89,6.
铁路通信信号工程技术2022,Vol.19Issue(9):16-20,89,6.DOI:10.3969/j.issn.1673-4440.2022.09.004

高延迟信道下CAN总线控制器芯片的优化设计

Optimization Design of CAN Bus Controller on High Latency Bus

靳旭1

作者信息

  • 1. 北京全路通信信号研究设计院集团有限公司,北京 100070;北京市高速铁路运行控制系统工程技术研究中心,北京 100070
  • 折叠

摘要

关键词

CAN总线/发送器/延时/流片

分类

交通工程

引用本文复制引用

靳旭..高延迟信道下CAN总线控制器芯片的优化设计[J].铁路通信信号工程技术,2022,19(9):16-20,89,6.

基金项目

中国铁路通信信号股份有限公司重大科技专项(2020ZX01) (2020ZX01)

铁路通信信号工程技术

1673-4440

访问量4
|
下载量0
段落导航相关论文