面向超大规模集成电路物理设计的通孔感知的并行层分配算法OA北大核心
Via-Aware Parallel Layer Assignment Algorithm for VLSI Physical Design
随着集成电路规模的日益增长,需要处理的线网数量显著增多,层分配算法运行时间增大成为限制高效设计布线方案的重要因素;此外在生产工艺中,通孔的制造成本较高.针对以上两个问题,本文提出了两种新颖的策略分别用于优化算法运行时间和通孔数量:(1)一种高效的基于区域划分的并行策略,实现各区域在并行布线阶段负载均衡,以提高并行布线的效率;(2)基于线网等效布线方案感知的通孔优化策略,决定各线网对布线资源使用的优先级,进而减少层分配方案的通孔数量.最终将上述两种策略相结合,提出了一种面向超大规模集成电路物理设计的通孔感知的并行层分配算法.实验结果表明该算法对通孔数量和运行时间均有良好的优化效果.
刘耿耿;李泽鹏;郭文忠;陈国龙;徐宁
福州大学计算机与大数据学院,福建福州350116福州大学计算机与大数据学院,福建福州350116福州大学计算机与大数据学院,福建福州350116福州大学计算机与大数据学院,福建福州350116武汉理工大学信息工程学院,湖北武汉430070
信息技术与安全科学
并行算法层分配通孔区域划分负载均衡超大规模集成电路
《电子学报》 2022 (11)
先进Via-Pillar工艺下VLSI性能驱动多层布线算法研究
2575-2583,9
国家自然科学基金(No.61877010,No.11501114)国家重点基础研究发展计划(No.2011CB808000)计算机体系结构国家重点实验室开放课题(No.CARCHB202014)福建省自然科学基金(No.2019J01243)
评论