| 注册
首页|期刊导航|计算机应用与软件|基于FPGA的卷积神经网络硬件加速器设计

基于FPGA的卷积神经网络硬件加速器设计

黄沛昱 赵强 李煜龙

计算机应用与软件2023,Vol.40Issue(3):38-44,7.
计算机应用与软件2023,Vol.40Issue(3):38-44,7.DOI:10.3969/j.issn.1000-386x.2023.03.007

基于FPGA的卷积神经网络硬件加速器设计

DESIGN OF FPGA-BASED CONVOLUTIONAL NEURAL NETWORK HARDWARE ACCELERATOR

黄沛昱 1赵强 1李煜龙1

作者信息

  • 1. 重庆邮电大学光电工程学院 重庆400065
  • 折叠

摘要

关键词

卷积神经网络/FPGA/循环展开/循环分块/并行乘法器单元/双缓存设计

分类

信息技术与安全科学

引用本文复制引用

黄沛昱,赵强,李煜龙..基于FPGA的卷积神经网络硬件加速器设计[J].计算机应用与软件,2023,40(3):38-44,7.

基金项目

国家自然科学基金项目(61801061) (61801061)

重庆市教委科学技术研究项目(KJQN201800607). (KJQN201800607)

计算机应用与软件

OA北大核心CSTPCD

1000-386X

访问量0
|
下载量0
段落导航相关论文