计算机工程与科学2023，Vol.45Issue(4)：577-581,5.DOI:10.3969/j.issn.1007-130X.2023.04.002
卷积神经网络硬件加速的通用性设计
A universal design on hardware acceleration of convolutional neural networks
王玉雷 1谢凯亮 1陈思贇 1胡杰 1常胜1
作者信息
- 1. 武汉大学物理科学与技术学院,湖北武汉 430072
- 折叠
摘要
关键词
神经网络/硬件加速/通用性设计/FPGA/高层次综合/Roofline/数据相关性分类
信息技术与安全科学引用本文复制引用
王玉雷,谢凯亮,陈思贇,胡杰,常胜..卷积神经网络硬件加速的通用性设计[J].计算机工程与科学,2023,45(4):577-581,5.
