|国家科技期刊平台
| 注册
首页|期刊导航|高技术通讯|DTRC:针对变频时钟功耗优化片上谐振网络

DTRC:针对变频时钟功耗优化片上谐振网络

贾柯 陈烨波 王成 杨梁 王剑

高技术通讯2023，Vol.33Issue(5)：447-458,12.
✕
高技术通讯2023，Vol.33Issue(5)：447-458,12.DOI:10.3772/j.issn.1002-0470.2023.05.001

DTRC:针对变频时钟功耗优化片上谐振网络

DTRC:resonant network for clocking power optimization under frequency scaling system

贾柯 1陈烨波 2王成 2杨梁 3王剑1

作者信息

  • 1. 计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190||中国科学院计算技术研究所 北京100190||中国科学院大学 北京100049
  • 2. 中国科学技术大学先进技术研究院 合肥230026
  • 3. 龙芯中科技术股份有限公司 北京100190
  • 折叠

摘要

关键词

谐振时钟/低功耗电路/动态频率调整(DFS)/mesh/时钟分布网络(CDN)

引用本文复制引用

贾柯,陈烨波,王成,杨梁,王剑..DTRC:针对变频时钟功耗优化片上谐振网络[J].高技术通讯,2023,33(5):447-458,12.

基金项目

中国科学院战略性先导科技专项(XDC05020100)资助项目. （XDC05020100）

高技术通讯

OA北大核心CSTPCD

1002-0470

访问量0
|
下载量0
段落导航相关论文