面向超大面阵CMOS图像传感器的列总线自加速建立方法研究OACSTPCD
Research on Self-Accelerated Establishment Method of Column Bus for Super Large Array CMOS Image Sensor
在超大面阵CMOS图像传感器(COMS Image Sensor,CIS)中,由于像素面阵输出的列总线上存在超大的寄生电阻电容,列总线信号建立速度的主导因素发生改变,严重影响了读出速度.为了解决这一问题,本文提出了一种可应用于超大面阵CIS列并行读出机制的列总线自加速建立方法,基于电流增益增强理论,在不引入额外总线的前提下,通过对模拟信号建立过程的实时跟踪,加快列总线信号的变化过程,在列总线终端实现了自加速,将超长列总线的读出速度提升了一个数量级.55 nm工艺下的测试与实验结果显示,采用本文提出的方法后,在亿级像素规模CIS列总线引入的寄生电容与寄生电阻分别为47 pF和20 kΩ的情况下,光电信号从像素节点到列级电路采样节点的上升建立时间由4 μs缩短至790 ns,下降建立时间由22.43 μs缩短至1.17 μs,将亿级像素规模的CMOS图像传感器帧频提升至100帧,压缩了相关双采样的取样间隔时间,从而拓宽了噪声抑制的频率范围.本文方法实现了在保持低噪声和高速读出的同时,单列功耗仅有6.6 μW.
郭仲杰;程新齐;余宁梅;许睿明;李晨;苏昌勖
西安理工大学自动化与信息工程学院,陕西西安 710048西安理工大学自动化与信息工程学院,陕西西安 710048西安理工大学自动化与信息工程学院,陕西西安 710048西安理工大学自动化与信息工程学院,陕西西安 710048西安理工大学自动化与信息工程学院,陕西西安 710048西安理工大学自动化与信息工程学院,陕西西安 710048
电子信息工程
CMOS图像传感器列并行相关双采样低噪声高速读出
CMOS image sensorcolumn parallelcorrelation double samplinglow noisehigh-speed readout
《电子学报》 2023 (6)
1581-1589,9
国家自然科学基金面上项目(No.62171367)陕西省重点研发计划(No.2021GY-060)陕西省创新能力支撑计划(No.2022TD-39)National Natural Science Foundation of China(No.62171367)Key Research and Develop-ment Plan Projects in Shaanxi Province(No.2021GY-060)Shaanxi Provincial Innovation Capability Support Program Proj-ect(No.2022TD-39)
评论