| 注册
首页|期刊导航|液晶与显示|基于FPGA的Winograd算法卷积神经网络加速器设计与实现

基于FPGA的Winograd算法卷积神经网络加速器设计与实现

牛朝旭 孙海江

液晶与显示2023,Vol.38Issue(11):1521-1530,10.
液晶与显示2023,Vol.38Issue(11):1521-1530,10.DOI:10.37188/CJLCD.2023-0013

基于FPGA的Winograd算法卷积神经网络加速器设计与实现

Design and implementation of convolution neural network accelerator for Winograd algorithm based on FPGA

牛朝旭 1孙海江1

作者信息

  • 1. 中国科学院 长春光学精密机械与物理研究所, 吉林 长春 130033||中国科学院大学, 北京 100049
  • 折叠

摘要

关键词

卷积神经网络/现场可编程门阵列/Winograd算法/流水线/并行计算

Key words

convolution neural network/field programmable gate array/winograd algorithm/assembly line/parallel computing

分类

信息技术与安全科学

引用本文复制引用

牛朝旭,孙海江..基于FPGA的Winograd算法卷积神经网络加速器设计与实现[J].液晶与显示,2023,38(11):1521-1530,10.

基金项目

吉林省科技发展计划(No.20200404155YY)Supported by Jilin Province Science and Technology Development Plan(No.20200404155YY) (No.20200404155YY)

液晶与显示

OA北大核心CSCDCSTPCD

1007-2780

访问量0
|
下载量0
段落导航相关论文