软硬件混合的高效CHI协议分析OA北大核心CSTPCD

在片上系统SoC开发过程中,如何高效准确地进行功能验证与性能分析,是亟待解决的难题。针对目前在FPGA原型平台上对片上网络协议监测手段有限的问题,提出了一种软硬件混合的高效CHI协议监测和分析方法,通过SystemVerilog的直接编程接口DPI连接C代码,由可综合的硬件部分提供共享函数体,不可综合的软件部分通过共享函数体从片上网络协议的各个通道捕捉待测SoC中的CHI报文,进行离线保存或在线检查。实验结果表明,该方法具有硬件资源占用少、可重用性高的优点,离线模式对仿真速率影响不大,在线模式可以在待测SoC运行的同时发现问题,能够实现在原型平台上对CHI协议报文的高效监测,有效加速SoC问题的定位和性能分析。