多逻辑比特表面码结构设计及其逻辑CNOT门实现OA北大核心CSTPCD

量子计算因具有并行处理能力,相比于经典计算有着指数级的加速,但量子系统具有脆弱性,极易受到噪声的影响,量子纠错码是克服量子噪声的有效手段.量子表面码是一种拓扑稳定子码,由于其结构上的最近邻居特点和较高的容错阈值,表面码在大规模容错量子计算方面具有巨大的潜力.目前已有的基于边界的表面码均为编码一个逻辑比特的表面码,本文主要研究基于边界如何实现多逻辑量子比特的编码,包括设计表面码的结构,根据结构找出对应的稳定子和逻辑操作,进一步根据稳定子设计出基于稳定子实现的编码线路;在研究基于测量和纠正的单量子比特间CNOT实现原理和基于融合操作和分割操作的单逻辑量子比特表面码间CNOT门实现原理的基础上,优化了基于融合操作和分割操作的单逻辑量子比特表面码间CNOT门实现方案,将其扩展到所设计的多逻辑量子比特表面码上实现了多逻辑量子比特表面码之间的CNOT操作,并通过仿真验证量子线路的正确性.本文设计的多逻辑比特表面码克服了单比特表面码不能密铺于量子芯片的缺点且提高了某些逻辑操作的长度,提高了容错能力.基于联合测量的思想降低了对辅助比特的要求且减小了实现过程中对量子资源的需求.