| 注册
首页|期刊导航|电讯技术|基于FPGA的YOLOv5s网络高效卷积加速器设计

基于FPGA的YOLOv5s网络高效卷积加速器设计

刘谦 王林林 周文勃

电讯技术2024,Vol.64Issue(3):P.366-375,10.
电讯技术2024,Vol.64Issue(3):P.366-375,10.DOI:10.20079/j.issn.1001-893x.230216003

基于FPGA的YOLOv5s网络高效卷积加速器设计

刘谦 1王林林 2周文勃1

作者信息

  • 1. 中国科学院国家空间科学中心,北京100190 中国科学院大学计算机科学与技术学院,北京100049
  • 2. 中国科学院国家空间科学中心,北京100190
  • 折叠

摘要

关键词

卷积神经网络(CNN)/目标识别/YOLOv5s/并行卷积加速结构

分类

信息技术与安全科学

引用本文复制引用

刘谦,王林林,周文勃..基于FPGA的YOLOv5s网络高效卷积加速器设计[J].电讯技术,2024,64(3):P.366-375,10.

基金项目

国家重点研发计划(2020YFE0202100)。 (2020YFE0202100)

电讯技术

OA北大核心CSTPCD

1001-893X

访问量13
|
下载量0
段落导航相关论文