|国家科技期刊平台
| 注册
首页|期刊导航|电讯技术|动态深度神经网络的硬件加速设计及FPGA实现

动态深度神经网络的硬件加速设计及FPGA实现

王鹏 任轶群 范毓洋 张嘉诚

电讯技术2024，Vol.64Issue(3)：P.358-365,8.
✕
电讯技术2024，Vol.64Issue(3)：P.358-365,8.DOI:10.20079/j.issn.1001-893x.220819003

动态深度神经网络的硬件加速设计及FPGA实现

王鹏 1任轶群 2范毓洋 1张嘉诚3

作者信息

  • 1. 中国民航大学民航航空器适航审定技术重点实验室,天津300300 中国民航大学安全科学与工程学院,天津300300
  • 2. 中国民航大学民航航空器适航审定技术重点实验室,天津300300 中国民航大学电子信息与自动化学院,天津300300
  • 3. 中国民航大学民航航空器适航审定技术重点实验室,天津300300
  • 折叠

摘要

关键词

边缘设备/动态深度神经网络/动态退出机制/硬件加速/加速电路

分类

信息技术与安全科学

引用本文复制引用

王鹏,任轶群,范毓洋,张嘉诚..动态深度神经网络的硬件加速设计及FPGA实现[J].电讯技术,2024,64(3):P.358-365,8.

基金项目

国家重点研发计划(2021YFB1600600) （2021YFB1600600）

中央高校基本科研业务费(XJ2021003601)。 （XJ2021003601）

电讯技术

OA北大核心CSTPCD

1001-893X

访问量0
|
下载量0
段落导航相关论文