基于帧交错的LDPC译码器流水结构设计OA北大核心CSTPCD
Pipeline Design of LDPC Decoder Based on Frame-Interleaving
低密度奇偶校验码(LDPC)的译码器通常采用基于节点置信度更新迭代的算法,这种算法可以并行实现,具有非常高的吞吐量.在此提出了一种具有高硬件利用效率(HUE)的帧交错译码结构,并提供了一种用于层内节点重排序的动态规划方法,解决内存访问冲突问题.与现有的结构相比,该结构可以实现更高的硬件利用效率.
The decoder of low density parity check code(LDPC)generally adopts an iterative algorithm based on node confidence update,which can be implemented in parallel and has very high throughput.In this paper,we propose a frame-interleaving decoding structure with high hardware utilization efficiency(HUE)features and develop a dynamic planning method for node reordering within layers,which can solve the memory access conflict problems.Compared with the existing structures,the proposed structure shows more efficiency with respect to hardware utilization.
韩国军;杨伟泽;叶震亮;翟雄飞;史治平
广东工业大学信息工程学院,广州 510006
计算机与自动化
帧交错低密度奇偶校验码内存访问冲突节点重排序
frame-interleavinglow density parity check codememory access conflictnode reordering
《电子科技大学学报》 2024 (002)
194-200 / 7
国家自然科学基金青年项目(62301166);NSFC-广东省联合基金(U2001203);2020广东省重点领域研发计划"芯片、软件与计算(芯片类)"专项(2021B1101270001);广州市基础与应用基础研究项目(202102020869);广东省自然科学基金面上项目(2022A1515010153);四川省自然科学基金(2022NSFSC0488)
评论