一种高效16位有符号数乘法器设计OACSTPCD
Design and implementation of an efficient 16-bit signed number multiplier
为了进一步优化乘法器的性能,提高乘法运算单元的运算速率,本文基于Radix-4 Booth算法和Wallace树压缩结构提出了一种改进的16位有符号数乘法器.其特点包括优化Radix-4 Booth编码方式,有效减小部分积选择电路的面积;改进部分积计算过程,通过优化取反加1的方法直接生成被乘数的相反数,同时采用经典的符号位补偿算法使得部分积阵列变得规整易压缩;提出一种新型4-2压缩器,采用单个全加器处理压缩器的中间进位,针对每行部分积不同的数据特…查看全部>>
To further optimize the performance of the multiplier and improve the operation speed of the multiplication unit,an improved 16-bit signed number multiplier is designed based on the Radix-4 Booth algorithm and Wallace tree compression structure.Its charac-teristics are:optimize the Radix-4 Booth encoding method to effectively reduce the area of partial product selection circuits.Improve the partial product calculation process by optimizing the inverse plus o…查看全部>>
李娅妮;郎世坤;王雅;师瑞之
西安电子科技大学,西安 710071西安电子科技大学,西安 710071西安电子科技大学,西安 710071西安电子科技大学,西安 710071
动力与电气工程
乘法器Booth算法部分积Wallace树压缩器
multiplierBooth algorithmpartial productWallace treecompressor
《集成电路与嵌入式系统》 2024 (6)
41-45,5
评论