隔离驱动芯片高速编解码电路设计OA

文中利用层叠式微型片上变压器的隔离传输方式设计了一种应用于隔离驱动电路的数字隔离器编解码方案。针对现有隔离器主流编解码方案中射频调制功耗过高和脉冲调制速率限制及可靠性问题,文中采用单双脉冲编解码技术降低功耗并优化编解码方式。相较于传统单双脉冲解码方式,将解码电路中采样脉冲信号改为边沿触发信号可提高可靠性,信号传输速率提升近两倍,降低了延时时间,并可结合刷新计时电路和看门狗电路实现数字隔离器的可靠传输。实验结果表明,在新设计下,数字信号可实现DC~90 Mbit·s^(-1)的隔离传输,编解码整体静态功耗为0.574 mA,动态功耗为0.257 mA·(Mbit·s^(-1))^(-1),延时时间小于18 ns,脉宽失真小于2 ns。