基于优化BPNN的FPGA内嵌高速接口总抖动预测方法OA

针对ATE(Automated Test Equipment)无法直接测试出FPGA(Field-Programmable Gate Array)内嵌高速接口总抖动的问题,文中提出了一种基于优化BPNN(Back Propagation Neural Network)对高速接口进行总抖动预测的方法。利用GA(Genetic Algorithm)较强的全局搜索能力优化BPNN的初始权重和寻参过程,组成了GA_BP神经网络,提高了预测总抖动的准确率。利用MATLAB软件建立GA_BP总抖动预测模型,对筛选后的抖动数据进行预测优化。实验结果表明,与未优化的BP神经网络和传统Elman神经网络预测模型相比,GA_BP预测模型的均方误差分别下降了75.5%、88.0%,迭代次数分别减少了68.0%、59.8%,说明GA_BP模型预测准确率和迭代效率更高,可被应用于ATE中进行总抖动量产测试。