|国家科技期刊平台
| 注册
首页|期刊导航|电讯技术|面向6G的低延迟低硬件成本4096点FFT处理器设计

面向6G的低延迟低硬件成本4096点FFT处理器设计

于建 纪佳琪 范浩阳 李思楠

电讯技术2026，Vol.66Issue(7)：P.1228-1235,8.
✕
电讯技术2026，Vol.66Issue(7)：P.1228-1235,8.DOI:10.20079/j.issn.1001-893x.250317003

面向6G的低延迟低硬件成本4096点FFT处理器设计

于建 1纪佳琪 2范浩阳 1李思楠3

作者信息

  • 1. 河北民族师范学院物理与电子工程学院,河北承德067000
  • 2. 河北民族师范学院数学与计算机科学学院,河北承德067000
  • 3. 承德医学院生物医学工程系,河北承德067000
  • 折叠

摘要

关键词

6G物理层/快速傅里叶变换器/多路径延迟负反馈架构/基2 k算法/共享CSD乘法器

分类

信息技术与安全科学

引用本文复制引用

于建,纪佳琪,范浩阳,李思楠..面向6G的低延迟低硬件成本4096点FFT处理器设计[J].电讯技术,2026,66(7):P.1228-1235,8.

基金项目

河北省中央引导地方科技专项(246Z0203G) （246Z0203G）

承德市应用技术研究与开发暨可持续发展议程创新示范区专项计划(202305B092)。 （202305B092）

电讯技术

1001-893X

访问量0
|
下载量0
段落导航相关论文