- 年份
- 2019(1)
- 2015(1)
- 2008(1)
- 2005(2)
- 2004(1)
- 2003(1)
- 2001(1)
- 更多...
- 核心收录
- 中国科学引文数据库(CSCD)(2)
- 中国科技论文与引文数据库(CSTPCD)(2)
- 北京大学中文核心期刊目录(北大核心)(1)
- 刊名
- 无线电通信技术(2)
- 现代电子技术(2)
- 太赫兹科学与电子信息学报(1)
- 电子器件(1)
- 电子学报(1)
- 电讯技术(1)
- 更多...
- 作者单位
- 燕山大学(2)
- 北京航空航天大学(1)
- 华中科技大学(1)
- 语种
- 汉语(8)
- 关键词
- 内插滤波(8)
- FPGA(2)
- 信号重构(2)
- 数字正交调制(2)
- 8-VSB(1)
- BER性能(1)
- 位同步(1)
- 全数字接收(1)
- 全数字接收机(1)
- 全数字相干延迟锁定环(1)
- 更多...
- 作者
- 梁志恒(2)
- 潘明海(2)
- 冉崇森(1)
- 刘峰(1)
- 刘杰(1)
- 刘正军(1)
- 刘芬(1)
- 刘荣科(1)
- 孙海祥(1)
- 宋国文(1)
- 更多...
相关度
- 相关度
- 发表时间
每页显示10条
- 每页显示10条
- 每页显示20条
- 每页显示30条
已找到 8 条结果
- ATSC 8-VSB调制器的一种数字化实现方式北大核心CSCD
- 数字正交调制器及其硬件设计
- 数字调制信号接收技术CSTPCD
- 一种用于DS-CDMA基站的全数字非相干延迟锁相环摘要:本文根据直接序列扩频码分多址(DS-CDMA)系统上行链路伪随机码跟踪的特点,给出并分析一种全数字非相干延迟锁相环(DLL),该DLL采用了二元鉴相和数字序贯滤波的实现结构.文中推导了多用户环境下环路的数学模型及鉴相误差统计特性,给出了跟踪性能的计算机仿真结果.研究结果表明,本文给出的DLL能以小的复杂度实现良好的跟踪性能,具有较高的应用价值.
- 适合短突发通信的定时同步算法仿真与FPGA实现
- 基于DDS的任意频谱信号重构与数字正交调制方法CSCD
- 一种用于全数字接收机的位同步算法CSTPCD
- 基于内插的全数字二元鉴相相干延迟锁定环摘要:提出一种基于内插的全数字二元鉴相相干延迟锁定环(C-DDLL),用于直接序列码分多址系统上行链路伪随机码的跟踪,对AWGN、多用户干扰以及非理想内插影响下的环路跟踪性能进行了分析与计算机模拟,最后给出了数值结果及分析.