- 年份
- 2023(3)
- 2022(2)
- 2021(1)
- 2020(2)
- 2019(1)
- 2018(3)
- 2017(2)
- 2016(2)
- 2015(6)
- 2014(2)
- 更多...
- 核心收录
- 中国科技论文与引文数据库(CSTPCD)(41)
- 北京大学中文核心期刊目录(北大核心)(38)
- 中国科学引文数据库(CSCD)(35)
- 刊名
- 计算机工程与应用(7)
- 无线电通信技术(6)
- 现代电子技术(5)
- 计算机工程(4)
- 电子学报(3)
- 华中科技大学学报(自然科学版)(2)
- 单片机与嵌入式系统应用(2)
- 无线电工程(2)
- 计算机工程与科学(2)
- 计算机应用研究(2)
- 更多...
- 作者单位
- 上海交通大学(2)
- 北京航空航天大学(2)
- 南京航空航天大学(2)
- 哈尔滨工程大学(2)
- 国防科技大学(2)
- 西北工业大学(2)
- 上海海事大学(1)
- 东北师范大学(1)
- 东南大学(1)
- 中国农业大学(1)
- 更多...
- 语种
- 汉语(66)
- 关键词
- 并行结构(66)
- FPGA(16)
- 流水线(4)
- 小波变换(3)
- 现场可编程门阵列(FPGA)(3)
- FIR滤波器(2)
- Turbo码(2)
- VLSI(2)
- 卷积神经网络(2)
- 定时恢复(2)
- 更多...
- 作者
- 周亮(2)
- 许廷发(2)
- 阎振华(2)
- MENG Qingfan(1)
- ZHANG Yongjie(1)
- ZHAO Yu(1)
- 丁朋程(1)
- 乔双(1)
- 任海根(1)
- 伊鹏(1)
- 更多...
相关度
- 相关度
- 发表时间
每页显示10条
- 每页显示10条
- 每页显示20条
- 每页显示30条
已找到 66 条结果
- 高性能并行Turbo译码器的VLSI设计CSCDCSTPCD
- 波束域MUSIC算法的多处理器实时处理北大核心CSCDCSTPCD
- 800 Mb/s高速解调器的定时恢复算法及实现研究CSTPCD
- 二维离散5/3小波变换并行VLSI结构设计摘要:提出了一种基于提升算法的二维离散5/3小波变换(DWT)高效并行VLSI结构设计方法.该方法使得行和列滤波器同时进行滤波,采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,提高了变换速度,节约了硬件资源.该方法已通过了verilog HDL行为级仿真验证,可作为单独的IP核应用在JPEG2000图像编、解码芯片中.该结构可推广到9/7小波提升结构.
- 众核处理器上的高性能网络入侵检测系统北大核心CSCDCSTPCD摘要:为提高网络入侵检测系统(NIDS)在互联网流量和网络攻击数量增长下的性能,进行了在多核处理器上利用并行结构提高NIDS处理能力的研究.首先实现了NIDS在TILERA-GX36众核处理器上的数据并行(RTC)和任务并行(SPL)这两种并行机构方法,实验结果表明众核处理器上丰富的计算资源支持大量并行的NIDS实例,但同时也带来严重的资源竞争和冲突,系统并行化开销大大增加.为此,提出了一种基于共享的RTC方法,即SRTC方法,和已有方法相…查看全部>>
- 一种并行结构路由器保序自适应负载平衡结构北大核心CSCDCSTPCD
- CMRC——多DSP并行结构机器人控制器的研究北大核心CSCD
- 基于散列技术的并行流水线Join算法的设计与评价北大核心CSCD
- 基于并行结构实现并联机器人规划级运动控制算法北大核心CSCD
- 视频信号处理器的并行结构综述及分类北大核心CSCDCSTPCD