国家科技期刊平台

相关度

相关度
发表时间

每页显示10条

每页显示10条
每页显示20条
每页显示30条

已找到 83 条结果

一种2 Gbps的多数据包透明传输机制北大核心CSCDCSTPCD
作者：宁元辉朱光喜苏钢谭力
发表期刊：高技术通讯 2008年9期
关键词：透明数据发送RocketIOAuroraFPGA实现
摘要：基于模块化设计方法对RocketIO发送器的吉比特数据发送策略进行了深入研究,提出了一种速率为2Gbps的多数据包透明传输的机制.根据此机制,仅配置3个包格式寄存器则可实现对RAM内数据以任意要求的格式发送,从而解决了利用RocketIO发送数据固有的可升级性差的问题.该透明发送机制展示出其运用Verilog HDL高级语言的设计思想,以及升级性好、复杂度低、实现简单的优点.该方案已在Xilinx公司的现场可编程门阵列(FPGA)器件…查看全部>>
基于CORDIC算法的DDFS实现研究北大核心CSCDCSTPCD
作者：卢贵主
发表期刊：厦门大学学报（自然科学版） 2004年5期
关键词：CORDIC算法直接数字频率合成器FPGA实现
摘要：介绍了CORDIC(坐标旋转数字计算机)算法实现直接数字频率合成器(DDFS)中相位到正弦幅度转换的原理,提出了一种优化的基于CORDIC算法的DDFS的FPGA(现场可编程门阵列)结构,并对其中的关键部件CORDIC处理哭的结构进行了较细的描述。该结构在一定的输出精度下可以达到较好的无杂散动态范围（SFDR）,同时需要的硬件资源较少,便于FPGA实现.
卷积码Viterbi译码算法的FPGA实现
作者：赵旦峰刘会红
发表期刊：现代电子技术 2004年1期
关键词：差错控制Viterbi译码FPGA实现卷积码
摘要：探讨了卷积码Viterbi译码的FPGA实现问题.在 Viterbi译码算法中,提出了减少路径量度的位数和流水线回索法的幸存路径等方法,能有效地减少存储量、降低功耗、提高速度,使得K=7的Viterbi 译码算法可在以单片FPGA为主的器件上实现.
一种快速测频的方法北大核心CSCDCSTPCD
作者：钟洪声周国勇肖先赐
发表期刊：电子科技大学学报 2006年1期
关键词：快速测频快速傅里叶变换FPGA实现MATLAB工具标准差
摘要：介绍了一种利用信号变换处理提高数字接收机测频速度的方法,并对其测频原理进行理论分析和仿真、FPGA实现.在实际应用中,该方法可用加法器替代乘法器,因此大幅减少了计算量.同时,还对该方法的性能进行了分析,就标准偏差指标对比了Prony法和FFT法,表明其抗干扰能力也比较强,说明了该方法有一定的理论和实际价值.
结构化LDPC码的高速编译码器FPGA实现北大核心CSCDCSTPCD
作者：王文君朱晓暄康桂霞张平
发表期刊：数据采集与处理 2008年z1期
关键词：结构化低密度校验码非规则FPGA实现准并行编译码结构
摘要：提出一种高吞吐量、低复杂度、可扩展的非正则低密度校验(Low density parity check,LDPC)码准并行编码结构及译码结构及其实现方案,该编码结构和译码结构针对不同码长的非正则结构化LDPC码可进行相应扩展.通过对编译码算法,优化编译码结构进行调整,降低了编译码器硬件实现中的关键路径迟延,并采用Xilinx公司的Virtex-4 VLX80 FPGA芯片实现了一个码长10 240,码率1/2的非正则结构化LDPC码编…查看全部>>
SPI-4.2接口的FPGA实现北大核心CSCDCSTPCD
作者：范红永张进张佳杰汪斌强
发表期刊：计算机工程 2008年22期
关键词：SPI-4.2接口去偏移包重组FPGA实现
摘要：去偏移和包重组是在FPGA中实现SPI-4.2接口的核心难点,在分析偏移和包重组原理的基础上,给出基于FPGA的SPI-4.2接口的设计与实现方案,并对关键部分给出了硬件原理图,在线测试结果证明该方案可以实现SPI-4.2接口的功能.
低信噪比下信号联合参数测量与识别方法北大核心CSTPCD
作者：王胜华邓宇坤赵晨博贺鹏超曹运合
发表期刊：雷达科学与技术 2024年5期
关键词：参数测量脉内调制识别低信噪比FPGA实现
摘要：针对传统的辐射源信号参数测量方法精度不高、工程实现困难且需要单独的信号调制识别步骤,本文基于信号的瞬时相位差特征提出了一种适用于低信噪比下的信号联合参数测量与识别方法,并进行了工程实现.该方法运用非相参累积检测算法提高低信噪比时域参数测量精度,获取信号瞬时相位差特征,联合测量并识别载频信息和调制方式,算法计算复杂度低、便于工程实现.经仿真和实测结果验证,对二相编码信号、线性调频信号和单载频信号有较高的测量精度和识别概率.
一种新的电路设计和实现方法——进化硬件
作者：涂磊朱明程
发表期刊：无线电工程 2002年9期
关键词：进化硬件(EHW)进化算法FPGA实现
摘要：该文介绍了一种新的电路设计和实现方法——进化硬件(EHW)。概述了进化硬件的有关概念和国内外的相关研究情况，简要介绍了有关的进化算法和进化硬件的FPGA实现方法及其应用，讨论了现阶段进化硬件在实现上存在的一些问题，并对进化硬件的发展方向和应用前景进行了展望。
一种高速捷变并行调制矢量信号源的FPGA实现北大核心CSTPCD
作者：罗义军陆冬冬李勤
发表期刊：电讯技术 2016年3期
关键词：矢量信号源并行载波生成高速捷变并行调制结构FPGA实现
摘要：在信号调制过程中，为了缩短载波生成的捷变时间，分析了影响捷变时间的因素。提出了单频信号的并行合成结构，解决了载波频率受现场可编程逻辑门阵列( FPGA)时钟限制的问题。为了解决调制过程中采样频率受时钟约束的问题，给出了矢量信号的正交并行调制结构。通过在FPGA上编写Verilog代码实现了时钟频率为160 MHz、采样率为1.92 Gsample/s的并行矢量信号调制，载波频率为200~300 MHz可变，捷变时间小于35 ns。结果…查看全部>>
一种改进的一阶数字锁相环北大核心CSCDCSTPCD
作者：邓涛蒋传纪赖宗声
发表期刊：华东师范大学学报（自然科学版） 2006年1期
关键词：数字锁相环一阶锁相环（PLL）FPGA实现微机电系统电子通信频率合成集成电路数字通信调制解调
摘要：锁相环（PLL）在电子通信中得到了广泛的应用，并已成为频率合成、调制解调等领域的关键技术．随着近年来数字通信的兴起和集成电路的发展，数字锁相环（DPLL）正以其数字化、集成化和高频率的优势得到越来越广泛的应用．本文在对传统的一阶数字锁相环分析的基础上，提出了一种更为灵活的一阶数字锁相环的实现方法，并提高了性能，且易于用FPGA实现．最后，本文列举了该数字锁相环在上海市科委重点项目“微机电系统一微带天线与中继系统”中的应用，并收到了理想的效果．

12 3 4 5 6 >