- GO
- 2021（1）
- 2019（1）
- 2009（1）
- 2008（2）
- 2005（1）
- 2003（1）
- Online single and double holiday salary conversion tool
- MIST
- 中国科技论文与引文数据库(CSTPCD)（3）
- 中国科学引文数据库(CSCD)（1）
- 北京大学中文核心期刊目录(北大核心)（1）
- z6615654
- 信息与电子工程（1）
- 光通信研究（1）
- 数字技术与应用（1）
- 桂林电子工业学院学报（1）
- 沈阳工业大学学报（1）
- 测试技术学报（1）
- 现代电子技术（1）
- Online single and double holiday salary conversion tool
- MIST
- 西安电子科技大学（2）
- 东华理工大学（1）
- 沈阳工业大学（1）
- 西华师范大学（1）
- Online single and double holiday salary conversion tool
- QQ328977532
- 汉语（7）
- NEW
- VerilogHDL语言（7）
- 现场可编程门阵列（3）
- 循环冗余校验（2）
- Booth算法（1）
- FLASH型FPGA（1）
- FPU（1）
- FSM状态机（1）
- IDE接口（1）
- Modelsim（1）
- Modelsim-Altera（1）
- Online single and double holiday salary conversion tool
- emo
- 于潇宇（1）
- 冯勇华（1）
- 刘德贵（1）
- 周端（1）
- 孔令波（1）
- 常宪栋（1）
- 房晓伟（1）
- 李便莉（1）
- 李波（1）
- 杨理践（1）
- Online single and double holiday salary conversion tool
相关度
- 相关度
- 发表时间
每页显示10条
- 每页显示10条
- 每页显示20条
- 每页显示30条
共找到 7 条结果
- FPU中一种高速乘法运算电路的设计与实现CSTPCD摘要：在FPU的设计中,乘法运算电路是设计高精度高速度的乘法电路的重要部分,对提高整个FPU的性能具有重要的意义.通过对浮点处理单元(FPU)的体系结构的分析,比较了速度和规模分析并行通用乘法器之间的优缺点,结合FPU整体设计以及兼顾速度和规模,提出一种不同于通用乘法器设计的方法.该方法采用指数、尾数两条数据通道,用基-4的Booth算法和桶形移位寄存器,通过迭代完成乘法计算,并用VerilogHDL语言编写模块,用Modelsim进行仿真…查看全部>>
- 可综合的基于Verilog语言的有限状态机的设计摘要：VerilogHDL是一种硬件描述语言,他不仅可以在门级和寄存器传输级描述硬件,也可以在算法级对硬件加以描述,因此将采用VerilogHDL语言描述的设计转变成逻辑门构成的电路绝非简单的处理过程.状态机是数字系统的控制单元,包括时序逻辑和组合逻辑,语言描述较为抽象,如果句柄编写不规范,综合工具就很难把抽象思维变为门级电路.由于VerilogHDL语言本身的特点,许多面向仿真的语句虽然符合语法规则却不能综合,这在设计中必须避免.本文介绍…查看全部>>
- CRC32在光通信系统中的快速计算北大核心CSCD摘要：文章利用C++编程建立了一个可产生CRC32(32位循环冗余校验)各位并行计算的异或表迭式生成模型,并利用Verilog HDL语言在FPGA(现场可编程门阵列)上进行了验证,结果表明,该模型产生的各位异或表达式适合于高速数据传输情况下CRC32的并行计算.
- 基于FPGA的循环冗余校验算法实现CSTPCD摘要：循环冗余校验(CRC)码是数据通信中广泛应用的一种差错检测码.在介绍CRC原理的基础上,以常见的CRC-16为例,用Verilog HDL硬件描述语言设计该算法.利用Altera 公司的EDA开发工具软件Quartus II 6.0,给出仿真波形图以及可以共享的模块,该模块既是CRC码生成器,又是待校验数据的校验器.仿真结果表明, 这是一种实现CRC算法的有效方法,其工作频率可达到420.17 MHz.
- 海量数据采集系统硬盘控制器CSTPCD摘要：为了在海量数据采集系统中能够使用几百路传感器对模拟信号进行高速采集并将数据实时存储,设计了一种在FPGA内部实现硬盘控制的方法.通过PIO传输模式进行以扇区为单位的数据传输,将异步FIFO内的数据存入硬盘,平均写入速度达到12.56 Mb/s,以状态机为核心,分析了使用VerilgoHDL语言实现硬盘寄存器读写和PIO数据传输的过程.在目标板上进行硬盘存储实验,通过SignalTapⅡ Logic Analyzer逻辑分析仪对硬盘控制…查看全部>>
- 基于FPGA的高可靠数字太阳敏算法研究摘要：数字太阳敏是卫星姿态控制系统的敏感部件,对提高小卫星数字太阳敏系统的可靠性及精度具有重要意义.提出了基于FPGA的高可靠数字太阳敏算法,首先介绍了数字太阳敏系统原理,分析得出FLASH型FPGA的高可靠性能;然后利用Verilog HDL语言编写图像高斯滤波算法、太阳光斑质心提取算法,并设计了数字太阳敏系统的标定方法.实验结果显示:角度更新速率大于35 Hz,测量范围为-60°～+60°,测量精度优于0.03°,验证了数字太阳敏系统设…查看全部>>
- 基于Verilog的VGA显示控制电路设计摘要：采用自上而下的设计方法实现了一个分辨率较高、显示迅速且协议简单的VGA显示控制电路.在QUARTUS II 13.1软件开发平台上使用Verilog HDL语言来完成时序模块和彩条像素模块的描述、编译,最后在第三方仿真工具Modelsim-Altera中对其进行模拟仿真,结果显示,该设计满足系统要求,能够成功的通过VGA接口在显示器上显示图案.