快速浮点加法器的全定制设计OA
Full-custom Implementation of Fast Floating-point Adder
描述了一个流水线运行的、符合IEEE 754单精度浮点标准的加法器的全定制设计.该浮点加法器的设计基于SMIC 1.8V 0.18μm 1p6m CMOS工艺,将应用于高性能32位CPU的浮点运算单元中.该设计在研究快速实现算法结构的基础上,采用全定制的电路及版图设计方法,提高了浮点加法器的工作速度,降低了芯片功耗,并通过减少芯片面积,有效降低芯片量产时的成本.
金光海
同济大学超大规模集成电路研发中心,上海,200092
信息技术与安全科学
全定制浮点加法器流水线
《计算机与现代化》 2004 (3)
1-3,3
国家863计划项目(2002AAIZ030).
评论