北京工商大学学报（自然科学版）2010，Vol.28Issue(5)：69-74,6.
基于FPGA的并行FIR数字滤波器硬件实现及优化
HARDWARE IMPLEMENTATION'S OPTIMIZATION OF FPGA-BASED PARALLEL FIR DIGITAL FILTERS
摘要
关键词
现场可编程逻辑器件/硬件描述语言/Max-plus Ⅱ/有限脉冲响应数字滤波器分类
信息技术与安全科学引用本文复制引用
付正,郑维智,江远志..基于FPGA的并行FIR数字滤波器硬件实现及优化[J].北京工商大学学报（自然科学版）,2010,28(5):69-74,6.基金项目
北京市教育委员会科技计划项目(KM200810011007). （KM200810011007）
