自主FPGA芯片软件时序参数提取方法OA
Method to Extract the Timing Parameters for Self-Design FPGA
静态时序分析是FPGA应用开发中非常重要的功能,它能验证用户设计在时序上的正确性.静态时序分析软件所需输入的时序参数直接影响分析结果的正确性.介绍了一种仿真结合实测的方法,能比较准确地提取时序参数.实验结果表明,基于自主FPGA芯片的软件时序参数,通过静态时序软件分析,能够比较准确地反映FPGA芯片时序,可满足国产软件时序参数自主替代的需求.
胡凯;虞健;周洋洋;王新晨;武亚恒
中科芯集成电路有限公司,江苏无锡214072中科芯集成电路有限公司,江苏无锡214072中科芯集成电路有限公司,江苏无锡214072中科芯集成电路有限公司,江苏无锡214072中科芯集成电路有限公司,江苏无锡214072
信息技术与安全科学
时序参数FPGA静态时序分析
《电子与封装》 2021 (7)
53-58,6
评论