| 注册
首页|期刊导航|电子与封装|基于RISC-V的神经网络加速器硬件实现

基于RISC-V的神经网络加速器硬件实现

鞠虎 高营 田青 周颖

电子与封装2023,Vol.23Issue(2):68-73,6.
电子与封装2023,Vol.23Issue(2):68-73,6.DOI:10.16257/j.cnki.1681-1070.2023.0016

基于RISC-V的神经网络加速器硬件实现

Hardware Implementation of Neural Network Accelerator Based on RISC-V

鞠虎 1高营 1田青 1周颖1

作者信息

  • 1. 中国电子科技集团公司第五十八研究所,江苏无锡 214035
  • 折叠

摘要

关键词

RISC-V/神经网络/可变张量加速器/通用矩阵乘/深度学习编译器

分类

信息技术与安全科学

引用本文复制引用

鞠虎,高营,田青,周颖..基于RISC-V的神经网络加速器硬件实现[J].电子与封装,2023,23(2):68-73,6.

基金项目

江苏省产业前瞻与关键核心技术研发项目(BE2021003) (BE2021003)

电子与封装

1681-1070

访问量0
|
下载量0
段落导航相关论文