电子与封装2023，Vol.23Issue(6)：54-60,7.DOI:10.16257/j.cnki.1681-1070.2023.0058
基于40 nm CMOS工艺的全数字锁相环的I2C接口设计
I2C Interface Design of All-Digital Phase-Locked Loop Based on 40 nm CMOS Process
李幸和 1唐路 2万世松2
作者信息
- 1. 中国电子科技集团公司第五十八研究所,江苏无锡214035
- 2. 东南大学射频集成电路与系统教育部工程研究中心,南京210096
- 折叠
摘要
关键词
全数字锁相环/I2C接口/Verilog HDL分类
信息技术与安全科学引用本文复制引用
李幸和,唐路,万世松..基于40 nm CMOS工艺的全数字锁相环的I2C接口设计[J].电子与封装,2023,23(6):54-60,7.
