电子与封装2023，Vol.23Issue(9)：11-16,6.DOI:10.16257/j.cnki.1681-1070.2023.0116
一种用于CPLD擦写寿命验证的设计
Design for CPLD Program/Erase Cycles Verification
顾小明 1肖培磊 1唐勇1
作者信息
- 1. 中国电子科技集团公司第五十八研究所,江苏无锡214035
- 折叠
摘要
关键词
JTAG接口/配置码格式/多工位/并行工作Key words
JTAG interface/programming code format/multiple test sites/parallel working分类
信息技术与安全科学引用本文复制引用
顾小明,肖培磊,唐勇..一种用于CPLD擦写寿命验证的设计[J].电子与封装,2023,23(9):11-16,6.
