深亚微米SOI工艺高压ESD器件防护设计OA
Deep Submicron SOI Process High Voltage ESD Device Protection Design
绝缘体上硅(SOI)工艺具有隔离面积小、隔离性能良好等特点,在功率半导体领域已被广泛采用.基于深亚微米SOI工艺技术节点和100 V以上高压器件的特性,高压静电放电(ESD)器件稳健性弱的问题已成为ESD防护设计的技术难点之一,高压ESD防护器件的选择和设计显得尤为重要.为了提升SOI工艺高压ESD器件的稳健性,结合静电放电时器件的特性和工作性能,对ESD防护器件进行了选择,设计了合适的器件尺寸,获得了良好的ESD能力.运用了该设计的一款驱动MO…查看全部>>
朱琪;黄登华;陈彦杰;刘芸含;常红
中国电子科技集团公司第五十八研究所,江苏无锡214035中国电子科技集团公司第五十八研究所,江苏无锡214035中国电子科技集团公司第五十八研究所,江苏无锡214035中国电子科技集团公司第五十八研究所,江苏无锡214035中国电子科技集团公司第五十八研究所,江苏无锡214035
电子信息工程
高压ESD器件绝缘体上硅工艺开放式基极堆叠三极管
high voltage ESD devicessilicon on insulator processopen base stacked triode
《电子与封装》 2023 (9)
45-49,5
江苏省博士后科研资助计划(2019K117)江苏省青年基金(BK20200167)
评论