| 注册
首页|期刊导航|电子与封装|一种JPEG-XS编码器的硬件架构优化设计

一种JPEG-XS编码器的硬件架构优化设计

李雅欣 吴林煌 刘伟 郑畅

电子与封装2025,Vol.25Issue(2):P.55-61,7.
电子与封装2025,Vol.25Issue(2):P.55-61,7.DOI:10.16257/j.cnki.1681-1070.2025.0023

一种JPEG-XS编码器的硬件架构优化设计

李雅欣 1吴林煌 1刘伟 1郑畅1

作者信息

  • 1. 福州大学物理与信息工程学院,福州350108
  • 折叠

摘要

关键词

JPEG-XS/硬件架构/现场可编程门阵列/并行度

分类

信息技术与安全科学

引用本文复制引用

李雅欣,吴林煌,刘伟,郑畅..一种JPEG-XS编码器的硬件架构优化设计[J].电子与封装,2025,25(2):P.55-61,7.

电子与封装

1681-1070

访问量0
|
下载量0
段落导航相关论文