- 年份
- 2009（1）
- 2007（6）
- 2006（8）
- 2005（3）
- 2004（4）
- 2003（2）
- 2002（3）
- 2001（3）
- 2000（2）
- 更多...
- 核心收录
- 中国科技论文与引文数据库(CSTPCD)（22）
- 中国科学引文数据库(CSCD)（19）
- 北京大学中文核心期刊目录(北大核心)（13）
- 刊名
- 电子器件（19）
- 半导体学报（10）
- 数据采集与处理（1）
- 电子学报（1）
- 电子科技大学学报（1）
- 更多...
- 作者单位
- 北京信息科技大学（1）
- 清华大学（1）
- 西北大学（1）
- 语种
- 汉语（32）
- 关键词
- CMOS图像传感器（3）
- 异步集成电路（3）
- 低功耗（2）
- 光电检测器（2）
- 全差分（2）
- 加法器-比较器-选择器（2）
- 压控延时线（2）
- 压控振荡器（2）
- 双极结型光栅晶体管（2）
- 响应时间（2）
- 更多...
- 作者
- 仇玉林（32）
- 陈杰（6）
- 郑晓燕（5）
- 黑勇（5）
- 王江（4）
- 吕铁良（3）
- 姜小波（3）
- 李晓民（3）
- 赵冰（3）
- 金湘亮（3）
- 更多...
相关度
- 相关度
- 发表时间
每页显示10条
- 每页显示10条
- 每页显示20条
- 每页显示30条
已找到 32 条结果
- LFU算法的ASIC实现CSTPCD摘要：为ASIC实现内存管理中页面替换的LFU算法,基于TSMC公司0.18 μm的单元库,用标准逻辑单元库实现LFU算法.通过研究一组数中的最小值检出和最小值地址检出的逻辑规律,简化逻辑,减小了电路规模.通过控制关键路径的级数,达到了减少延迟,提高运行速度的目的.给出了版图和静态时序分析结果.
- 一种高速Viterbi译码器的设计与实现CSTPCD摘要：Viterbi算法是卷积码的最优译码算法.设计并实现了一种高速(3,1,7)Viterbi译码器,该译码器由分支度量单元(BMU)、加比选单元(ACSU)、幸存路径存储单元(SMU)、控制单元(CU)组成.在Stratix II FPGA上实现、验证了该Viterbi译码器.验证结果表明,该译码器数据吞吐率达到231 Mbit/s,在加性高斯白噪声(AWGN)信道下的误码率十分接近理论仿真值.与同类型Viterbi译…查看全部>>
- 根据行为级模型方法对CMOS图像传感器的BJPG晶体管的分析CSCD
- 异步集成电路标准单元的设计与实现CSCD摘要：设计异步集成电路时, 常用的异步标准单元的分类、电路设计方法和电路结构. 详细介绍了C单元和异步数据通路的设计与实现, 提出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路. 利用设计的异步标准单元构成了一个适用于Viterbi解码器的异步ACS (加法器-比较器-选择器), 并通过0.6μm CMOS工艺进行投片验证. 当芯片工作电压为5 V, 工作频率为20 MHz时的功耗为75.5 mW. 芯片的平均响应时间为1…查看全部>>
- 流水线ADC的系统级仿真CSTPCD
- 对电容失配不敏感的MDAC结构与技术CSTPCD
- 对基于DLL和PLL的射频CMOS振荡器的相位抖动比较北大核心CSCD
- 基于基金会现场总线协议的接口芯片设计CSTPCD
- 基于DLL倍频技术的1GHz本地振荡器设计北大核心CSCD
- 一种数字自动校准运放失调电压技术CSTPCD