相关度
- 相关度
- 发表时间
每页显示10条
- 每页显示10条
- 每页显示20条
- 每页显示30条
已找到 13 条结果
- 基于图形模式识别的电能质量扰动分类北大核心CSCDCSTPCD
- 基于优化神经网络和DGA的变压器故障诊断北大核心CSCDCSTPCD
- 可编程单次脉冲发生器的教学实验摘要：介绍了一个数字系统综合设计实验:可编程单次脉冲发生器的设计与实现.该脉冲发生器可在输入按键的控制下,产生单次的脉冲,脉冲的宽度可由8位的输入数据控制.实验以FPGA为硬件基础,以MAX+plusII为软件工具开发完成.实验不仅体现了数字系统设计实验课程的综合训练目标,要求学生能综合、灵活应用Verilog HDL语言,掌握多层次结构系统设计方法、Top_down设计思想和FPGA开发方法等理论知识,并且与工程实际结合紧密.所开发的系统…查看全部>>
- Max+plus Ⅱ在"组合电路中竞争与冒险现象"课堂教学上的应用CSTPCD摘要："数字电路"课程中的"组合逻辑电路中的竞争与冒险现象"这部分内容是课堂讲解的一个重点和难点.为了加深学生对该抽象知识点的理解和掌握,以最简单的2输入与门为例,通过设计输入、编译、时序仿真、查看定时关系等操作步骤,介绍一种将Max+plusⅡ引入这一讲的具体教学方法.合理设置输入波形以后,通过Max+plus Ⅱ时序仿真的结果,不仅可以观察到输出端产生的"毛刺",还可以通过计算找到产生的原因并采取有效的方法消除.课堂实践证明,此方法取得…查看全部>>
- 矿用救生舱蓄电池剩余电量测试系统设计北大核心CSCDCSTPCD
- 基于独立分量分析和互信息的多谐波源定位北大核心
- 基于改进瞬时功率法的电动机故障诊断北大核心CSTPCD
- 基于数据驱动和深度学习的超短期风电功率预测北大核心CSCD
- 基于Verilog HDL的FPGA数字系统设计优化CSTPCD摘要：文章介绍了基于FPGA的数字系统设计优化的两种重要技术:流水线设计技术和资源共享设计技术,并通过两个具体的示例,详细说明了如何利用Verilog HDL语言来编写优化程序,并通过定时分析及资源耗用结果对比分析了优化设计前后电路在速度与资源利用率等性能指标上的差别.
- 一种改进的方均根值谐波检测方法的研究北大核心CSCDCSTPCD