- 年份
- 2024（1）
- 2022（1）
- 2021（1）
- 2020（1）
- 2019（2）
- 2018（1）
- 2013（1）
- 2012（1）
- 2011（1）
- 2007（2）
- 更多...
- 核心收录
- 中国科技论文与引文数据库(CSTPCD)（8）
- 北京大学中文核心期刊目录(北大核心)（4）
- 刊名
- 现代电子技术（3）
- 现代信息科技（2）
- 单片机与嵌入式系统应用（1）
- 微型机与应用（1）
- 数字技术与应用（1）
- 物联网技术（1）
- 电子器件（1）
- 红外技术（1）
- 计算机应用与软件（1）
- 重庆邮电学院学报（自然科学版）（1）
- 更多...
- 作者单位
- 北方工业大学（1）
- 四川大学（1）
- 国家无线电监测中心（1）
- 广东第二师范学院（1）
- 武汉工程大学（1）
- 湖北大学（1）
- 更多...
- 语种
- 汉语（13）
- 关键词
- ModelSim（13）
- FPGA（7）
- Quartus（2）
- 16QAM（1）
- ASIC（1）
- Altera公司（1）
- DSP Builder（1）
- FIFO（1）
- FIR滤波器（1）
- IP核（1）
- 更多...
- 作者
- LI Min（1）
- LÜ Da（1）
- MAO Xiaoli（1）
- XIE Lijun（1）
- YANG Tianmin（1）
- ZHANG Jiahong（1）
- 于茫（1）
- 何雨东（1）
- 冉全（1）
- 吴恙（1）
- 更多...
相关度
- 相关度
- 发表时间
每页显示10条
- 每页显示10条
- 每页显示20条
- 每页显示30条
已找到 13 条结果
- 基于Quartus的16QAM调制系统设计
- 基于FPGA的多通道FIFO存储控制器的设计与实现北大核心CSTPCD摘要：为了解决多个功能模块同时访问同一存储器单元而出现冲突问题,设计了带FIFO的多通道存储控制器.首先给出其工作原理以及系统架构设计,然后采用有限状态机和Verilog HDL语言设计各模块,并在ModelSim上完成前仿真和后仿真,最后在Xilinx FPGA平台上完成下板功能验证.实践表明该存储控制器在保证访问不冲突的前提下最大化了存储器访问效率,提供了简单易用的用户接口,且可根据具体应用自由定义通道数和各通道轮询时间等参数,从…查看全部>>
- 一种幅度调制下的成型滤波器实现方法
- 基于VHDL语言的卷积码和Viterbi译码的实现
- 基于CORDIC算法的线性调频信号产生北大核心CSTPCD
- TD-SCDMA芯片中USB核的设计与验证CSTPCD
- 自顶向下基于DSP Builder的PID控制系统开发CSTPCD摘要：介绍了一种控制领域里FPGA设计的新方法.通过将Matlab中的Simulink组件Altera DSP Builder应用于PID控制系统的开发,在算法级上将现在新的SoC开发软件引入到了控制系统的顶层设计中来.这种应用以FPGA硬件本身的优点解决了传统分立元件电路缺点,同时加速了控制算法设计的顶层实现,从而大大提高将各种新型PID算法广泛应用于实际工业控制系统的可行性.
- 算术逻辑单元在Quartus Ⅱ与ModelSim中的教学实例设计
- 基于Verilog语言的可预置加减计数器的设计CSTPCD摘要：计数器是大规模集成电路中运用最广泛的结构之一.在模拟及数字集成电路设计当中,灵活地选择与使用计数器可以实现很多复杂的功能,可以大量减少电路设计的复杂度和工作量.讨论了一种可预置加减计数器的设计,运用Verilog HDL语言设计出了一种同步的可预置加减计数器,该计数器可以根据控制信号分别实现加法计数和减法计数,从给定的预王位开始计数,并给出详细的VerilogHDL源代码.最后,设计出了激励代码对其进行仿真验证,实验结果证明该设计符合…查看全部>>
- Altera演示基于模型的FPGA浮点DSP工具CSTPCD