- 年份
- 2017（1）
- 2013（1）
- 2012（1）
- 2011（1）
- 2008（1）
- 2006（1）
- 更多...
- 核心收录
- 中国科技论文与引文数据库(CSTPCD)（3）
- 中国科学引文数据库(CSCD)（2）
- 北京大学中文核心期刊目录(北大核心)（2）
- 刊名
- 电子科技（2）
- 计算机工程（2）
- 中国科技投资（1）
- 现代电子技术（1）
- 更多...
- 作者单位
- 中国科学院计算技术研究所（1）
- 浙江大学（1）
- 福州大学（1）
- 西安电子科技大学（1）
- 长春理工大学（1）
- 黑龙江大学（1）
- 更多...
- 语种
- 汉语（6）
- 关键词
- Wishbone总线（6）
- HDL（1）
- IP核（1）
- MCU精简指令集RISC-V（1）
- Modelsim（1）
- Quartus（1）
- SDX总线（1）
- UART（1）
- Verilog（1）
- Ⅱ（1）
- 更多...
- 作者
- 何明华（1）
- 关文博（1）
- 刘娟（1）
- 孙凯军（1）
- 张振辉（1）
- 张斌（1）
- 张智鹏（1）
- 李东晓（1）
- 滕宇（1）
- 王振华（1）
- 更多...
相关度
- 相关度
- 发表时间
每页显示10条
- 每页显示10条
- 每页显示20条
- 每页显示30条
已找到 6 条结果
- 基于精简指令集的微控制器设计摘要：本文是基于一种最新的精简指令集RISC-V来设计的一种五级流水线的微处理器,通过对流水线的取指、译码、执行、访存和回写级进行了逻辑和功能的设计,并对相应的指令功能和实现进行仿真验证,最后基于Wishbone总线结构设计了微处理器的外围设备以构成具有实用化功能的微控制器,其中包括GPIO、UART控制器,并将综合仿真后的微控制器和测试程序下载进入FPGA进行整体功能验证.
- 龙芯2E北桥的显示控制器设计及性能分析北大核心CSCDCSTPCD摘要：为了以最优的资源、最少的带宽,实现龙芯系统中可用的显示控制器,介绍一种集成了显示控制器的龙芯2E北桥及显示控制器的设计和实现,并讨论了测试数据分析和性能优化工作.测试结果表明,集成了简单的显示控制器的龙芯2E系统完全能满足低端应用的要求.
- 一种基于总线控制器的SoC功耗分析方法北大核心CSCDCSTPCD摘要：总线是观测数据流行为从而进行媒体处理SoC芯片系统级功耗分析的较佳研究对象.Wishbone总线具有简单、灵活、免费等特点,是具有较强竞争力的系统芯片总线(SoC Bus)标准之一.在媒体处理SoC芯片的Wishbone总线控制器中增加具有功耗分析功能的专用模块,可以在不改变正常集成电路EDA设计流程的情况下较好地完成系统层次的功耗分析任务,在低功耗设计中具有广泛的应用前景.
- 基于FPGA的SDX总线与Wishbone总线接口设计摘要：针对机栽信息采集系统可靠性、数据管理高效性以及硬件成本的需求，介绍了基于硬件描述语言VerilogHDL设计的SDX总线与Wishbone总线接口转化的设计与实现，并通过Modelsim进行功能仿真，在QuartusⅡ软件平台上综合，最终在A｜tera公司的CycloneⅡ系列FPGA上调试。实验证明了设计的可行性。
- 基于Wishbone总线的UART IP核设计摘要：介绍了一种基于Wishbone总线的UART IP核的设计方法.该设计采用了自顶向下的模块化划分和有限状态机相结合的方法,由于其应用了标准的Wishbone总线接口,从而使微机系统与串行设备之间的通信更加灵活方便.验证结果表明,这种新的架构设计是有效的.
- 基于VLSI平台的AVR处理器仿真与设计CSTPCD摘要： 传统的微处理器由于内部有限的逻辑资源和外部固定的引脚封装，大大限制了应用范围。为此，在阐述微控制器的内部结构、存储器管理结构和指令集结构后，利用现场可编程门阵列丰富的逻辑资源，虚拟出传统微控制器的处理器核心，添加Wishbone总线，将处理器核心与通用外设连接构成一个虚拟的微控制器平台，并使用硬件描述语言Verilog和VHDL，自底向上设计AVR处理器核心，与通用外设互连组成系统，使用XILINX Virtex⁃Ⅱ Pro芯片进…查看全部>>