- 年份
- 2022(1)
- 2015(2)
- 2013(1)
- 2012(1)
- 2010(1)
- 2007(2)
- 2006(1)
- 2003(2)
- 更多...
- 核心收录
- 中国科技论文与引文数据库(CSTPCD)(9)
- 中国科学引文数据库(CSCD)(8)
- 北京大学中文核心期刊目录(北大核心)(7)
- 刊名
- 计算机工程与科学(3)
- 计算机工程(2)
- 计算机工程与应用(2)
- 单片机与嵌入式系统应用(1)
- 微型机与应用(1)
- 计算机应用与软件(1)
- 高技术通讯(1)
- 更多...
- 作者单位
- 国防科技大学(2)
- 西北工业大学(2)
- 哈尔滨工业大学(1)
- 山东科技大学(1)
- 更多...
- 语种
- 汉语(11)
- 关键词
- 指令Cache(11)
- 低功耗(2)
- CPU(1)
- SimpleScalar仿真器(1)
- TS-1(1)
- 不可预测性(1)
- 代码重排(1)
- 休眠模式(1)
- 分支预测(1)
- 基本块(1)
- 更多...
- 作者
- 戴葵(2)
- 王志英(2)
- 东野长磊(1)
- 刘浩浩(1)
- 季振洲(1)
- 宋辉(1)
- 张定飞(1)
- 张盛兵(1)
- 戚梅(1)
- 李伟(1)
- 更多...
相关度
- 相关度
- 发表时间
每页显示10条
- 每页显示10条
- 每页显示20条
- 每页显示30条
已找到 11 条结果
- 以基本块为单位的非顺序指令预取CSCDCSTPCD
- 基于对称多处理机的指令 Cache验证策略研究北大核心CSCDCSTPCD
- 基于预缓冲机制的低功耗指令CacheCSCDCSTPCD摘要:为降低微处理器中片上Cache的能耗,设计一种基于预缓冲机制的指令Cache.通过预缓冲控制部件的预测,使处理器需要的指令尽可能在缓冲区命中,从而避免访问指令Cache所造成的功耗.对7个测试程序的仿真结果表明,预缓冲机制能节省23.23%的处理器功耗,程序执行性能平均提升7.53%.
- 嵌入式设备中片上存储器的有效使用方法
- 一种带Cache的嵌入式CPU的设计与实现
- 银河TS-1微处理器存储系统的设计与实现北大核心CSCDCSTPCD
- 一种基于最远块对的低静态功耗指令Cache方案北大核心CSCDCSTPCD
- 基于指令Cache和寄存器压力的循环展开优化北大核心CSTPCD
- 基于SRAM和STT-RAM的混合指令Cache设计北大核心CSCDCSTPCD摘要:随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Cache。通过实验证明,该混合型指令Cache与传统基于SRAM的指令Cache相比,在不增加指令Cache面积的情况下,增加了指令Cache容量,并显著提高了指令Cache的命中率。
- 基于流水化和滑动窗口结构的低功耗指令Cache设计北大核心CSCDCSTPCD