- 年份
- 2025（1）
- 2024（2）
- 2023（1）
- 2022（2）
- 2019（1）
- 2018（2）
- 2017（1）
- 2015（1）
- 2014（1）
- 2009（1）
- 更多...
- 核心收录
- 中国科技论文与引文数据库(CSTPCD)（7）
- 北京大学中文核心期刊目录(北大核心)（6）
- 中国科学引文数据库(CSCD)（5）
- 刊名
- 电子与封装（3）
- 西安电子科技大学学报（自然科学版）（2）
- 北华大学学报（自然科学版）（1）
- 吉林大学学报（信息科学版）（1）
- 数字技术与应用（1）
- 数据采集与处理（1）
- 液晶与显示（1）
- 湖南大学学报（自然科学版）（1）
- 电子元件与材料（1）
- 电子科技大学学报（1）
- 更多...
- 作者单位
- 东南大学（1）
- 南京电子技术研究所（1）
- 深圳大学（1）
- 西安电子科技大学（1）
- 更多...
- 语种
- 汉语（13）
- 关键词
- 逐次逼近型模数转换器（13）
- 低功耗（3）
- 电容失配（3）
- CMOS有源像素传感器（1）
- GND采样（1）
- 二步式ADC（1）
- 亚稳态（1）
- 低功耗电子（1）
- 全差分（1）
- 全并行模数转换器（1）
- 更多...
- 作者
- Maureen Willis（1）
- 付云浩（1）
- 何生生（1）
- 余文成（1）
- 刘海涛（1）
- 叶茂（1）
- 叶谦（1）
- 唐鹤（1）
- 姜来（1）
- 宋昊洋（1）
- 更多...
相关度
- 相关度
- 发表时间
每页显示10条
- 每页显示10条
- 每页显示20条
- 每页显示30条
已找到 13 条结果
- 数字控制PFC中3路8bits时分复用SAR ADC的设计摘要：本文设计了3通道8bits时分复用SAR ADC,采用电荷再分配方法实现8位DAC,自校准比较器降低比较器的偏移误差.所设计的模数转换器采样频率1.6MHz,输入电压范围为0-3.3V.该设计在Chartered 0.18μm工艺中实现,后仿真表明,当以1.6MHz采样频率采样30kHz正弦输入信号时,INL和DNL分别在-1.00LSB/+1.11LSB和-0.72LSB/+0.95LSB内.
- 高精度 SARADC 非理想因素分析及校准方法北大核心CSCDCSTPCD
- 基于亚稳态检测的SAR ADC电容失配校准算法摘要：随着工艺进程的不断推进,逐次逼近型模数转换器(SAR ADC)的电容失配对整体电路的速度和精度影响越来越大.针对SAR ADC中电容失配的问题,提出一种基于亚稳态检测的SARADC电容失配校准算法,在不增加模拟电路时序复杂度的情况下,有效地解决了电容失配导致的SAR ADC精度不足问题.将该算法运用于12 bit 150 MS/s SAR ADC中,模拟结果表明,有效位数(Enob)可以达到11.93 bit,无杂散动态范围(SFDR)达到92.66dB.
- 用于触摸屏控制电路的低功耗模数转换器设计北大核心CSCDCSTPCD摘要：为了降低触摸屏控制电路的功耗,本文提出了一种低功耗逐次逼近型模数转换器(SAR ADC).对该SAR ADC所采用的电容阵列数模转换器(DAC)、比较器和逐次逼近寄存器等进行了研究与设计.首先,基于两级并串耦合电容设计电容阵列DAC结构,并设计配套的参考电平转换方案.接着,设计两级全动态比较器,并分析比较器的工作原理.然后,基于动态逻辑设计低功耗低误码逐次逼近寄存器.最后,基于180 nm CMOS工艺,在1 V电源电压,200 kH…查看全部>>
- SAR ADC中一种比较器失调和噪声容忍的模型北大核心CSCDCSTPCD摘要：提出了一种针对逐次逼近型(SAR)模数转换器(ADC)中比较器失调和噪声容忍的低功耗模型。该模型在前n-m-1个比较周期引入一个快速低功耗的“差”比较器，从而减少高性能大功耗的“好”比较器的工作周期，并且通过第m+2周期的冗余电容和正常比较器的输出修正低功耗比较器的误差，从而实现单个“好”比较器工作时的性能。模型的容忍能力达到±2mLSB(最小权重位)。基于该模型，在0.13μm CMOS(互补金属氧化物半导体)工艺下设计并仿真了一个…查看全部>>
- CMOS有源像素传感器列级低功耗自清零ADC的设计北大核心CSCDCSTPCD摘要：设计了一个可以集成在CMOS有源像素传感器列信号处理电路中的5位逐次逼近型模数转换器.在系统的内部实现了相关双次采样电路,有效地抑制了固定噪声.前端采样器与ADC并行工作,避免了并行延时,显著地提高了信号转换速度,采样率达到了4 MS/s.连续采集数据时可以根据输入信号的大小自动决定工作与否,大大地降低了系统功耗.工作时模拟部分的功耗小于300 μW.采用0.35μm CMOS工艺设计,系统的整体大小仅为25μm×1 mm.
- 一种基于冗余位结构CDAC的12 bit SAR ADCCSTPCD摘要：提出一种基于非二进制冗余位结构CDAC的12 bit全差分逐次逼近型模拟数字转换器(SAR ADC)。传统SAR ADC中CDAC的单位电容数量随位数指数增长,且采用全差分结构的电容数量是单端结构的两倍,导致CDAC建立时间过长。为此,设计一种加入冗余位的分段式电容阵列,减少单位电容数量,提高CDAC建立速度。动态比较器的比较速度快,会导致数字码误判,通过加入冗余位弥补比较器对数字码误判的缺陷;采用底板采样技术,避免沟道电荷注入和时钟…查看全部>>
- 13位高无杂散动态范围的SARADC摘要：基于标准0.18 μm CMOS工艺,设计了 一款采样率为500 kSa/s的13位逐次逼近型模数转换器(SARADC)芯片.该转换器内集成了多路复用器、比较器、SAR逻辑电路和数模转换器(DAC)电容阵列等模块,实现了数字位的串行输出.使用7+6分段式电容阵列及下极板采样和电荷重分配原理,有效降低了 ADC整体电容值及功耗.使用两级预放大的比较器和电荷存储技术降低了失调误差,比较器精度为0.3mV.在2.5 V电源电压和500 kS…查看全部>>
- 一种被动传输剩余电压的高速SAR ADC北大核心摘要：针对传统二步式逐次逼近型模数转换器(SAR ADC)的余量放大器引起的带宽和失配问题,提出了一种8 bit_450 MSPs的高速SAR ADC,利用基于被动传输剩余电压的二步式SAR ADC架构.第一级模数转换器(ADC)在信号的粗转换过程中直接无衰减地向第二级ADC传输余量信号,避免了余量放大器的使用.节省了传统二步式结构放大剩余量信号造成的时间和功耗的浪费,解决了余量放大器失配造成的带宽失配等问题.利用两个第二级子ADC乒乓工作…查看全部>>
- 应用于14bit逐次逼近型ADC的前台数字校准算法摘要：介绍了一种应用于14bit逐次逼近型模数转换器(SARADC)的前台数字校准算法。为了减少面积并提高匹配精度,采用了电容阵列式的数模转换器(DAC)架构;为了提高ADC的信噪比,采用了差分输入的结构;而针对电容阵列中电容失配对ADC性能的影响,提出了一种可存储、可对电容误差进行纠正的前台数字算法。使用接近理想的DAC阵列对失配较大的电容阵列进行误差纠正迭代,并通过1024次的累加迭代消除了噪声,得到了真实的电容权重。在校准之后,…查看全部>>